PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-105981

(43)Date of publication of application: 02.05.1991

(51)Int.CI.

H01L 29/788 H01L 27/04 H01L 27/092 H01L 27/115 H01L 29/792

(21)Application number: 01-241981

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.09.1989

(72)Inventor: WATABE TOMOYUKI

MATSUURA TATSUJI


KOJIMA KOJI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To constitute, on the same chip, an insulated—gate transistor in which a parasitic resistance of a gate is small and a capacity element whose parasitic capacity is small by a method wherein one part of a gate material is formed of a metal silicide and a counter electrode of the capacity element is formed on a field.

CONSTITUTION: A first polysilicon layer 7 is formed in a part where a capacity element, a second PMOS element, a second NMOS element and an EEPROM element are formed. Then, the surface of the polysilicon layer 7 is oxidized selectively to form an oxide film 8. An insulating film of the capacity element and an insulating film which separates a floating gate from a control gate of the EEPROM element are constituted of the insulating film 6. A second polysilicon layer 9 and a metal cylinder layer 10 are deposited continuously; after that, a pattern is formed as shown in the figure and is left on the capacity element, a first PMOS element, a first NMOS element and the EEPROM element. An insulating layer 11 and source—drain layers 16, 17 are formed; a contact is formed; aluminum interconnections 12, 13, 14 are formed; an integrated circuit as intended is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

② 公 開 特 許 公 報(A) 平3-105981

filnt. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成3年(1991)5月2日

H 01 L 29/788

29/78 27/08 7514-5F 7735-5F H 01 L

3 7 1 3 2 1

K×

審査請求 未請求 請求項の数 2 (全.5 頁)

半導体集積回路装置 60発明の名称

> ②特 頭 平1-241981

29出 顧 平1(1989)9月20日

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 部 知 個発 渡

作所中央研究所内

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 松 浦 冶 ⑫発 明 達

作所中央研究所内

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 @発

作所中央研究所内

株式会社日立製作所 の出願人 四代 理 人 弁理士 小川 勝男 東京都千代田区神田駿河台 4 丁目 6 番地

外1名

最終頁に続く

1. 発明の名称

半導体集積回路装置

- 2. 特許請求の範囲
 - 1. 絶縁ゲート形トランジスタと容量素子を同一 チップ上に有する半導体集積回路装置であって、 前記絶縁ゲート形トランジスタのゲート材料の 少なくとも一部が金属シリサイドからなり、前 記容量素子の対向電極である金属または半導体 **層が共にフィールドを形成する厚い絶縁膜の上** に形成されてなることを特徴とする半導体集積 网络转滑。
 - 2. 第1の多結晶シリコン層で一方の電極を構成 し、第2の多結晶シリコン層と金属シリサイド 層の積層膜で他方の電極を構成し、前記一方の 電極と前記他方の電極で容量素子の対向電極を 形成してなり、前記第2の多結晶シリコン層と 金属シリサイド層の積層膜と同時に形成した稜 層膜で絶縁ゲート形トランジスタのゲートを形 成してなることを特徴とする、特許請求の範囲

第1項記載の半導体集積回路装置。

3. 発明の詳細な説明

【産業上の利用分野】

本発明はMOS形の半導体集積回路装置に関し、 特に容量素子と微細構造のMOSトランジスタを 能率よく共存させる、半導体集積回路装置の構造 に関する。

【従来の技術】

従来、容量素子とMOSトランジスタを共存さ せる半導体集積回路装置の構造については、例え ば、アイ・イー・イー・イー, ジャーナル オブ ソリッド ステート サーキット, 24, 1989 年,第165頁から第173頁 (IEEE Journal o f Solid-State Circuits, Vol. 24, (1989) pp.165 -173)において論じられている。

従来の装置では例えば第3回にあるように数種 類の容量素子の構造が知られている。第3回(c) の構造は容量の下側電極がシリコン基板101の 中の拡散層102のため、下側電極の寄生容量が 大きくなる欠点がある。第3図(a)(b)の構

遊は容量の上側電極と下側電極がともに思いフィイ・ 一ルド酸化膜5の上にあるため寄生容量が少なっ での点性能が良い。このうち第3図(b)の構造 は両電極が金属12および13のため電極の寄生 抵抗が小さい利点があるが、金属の表面の滑らか さや耐熱性がシリコンより劣るため、電極間の橋 緑膜11を確くしにくい。通常は2層配線の層間 絶縁膜などの厚い膜を利用するため、単位面積当 たりの容量値が小さいという欠点がある。

以上により、最近では第3図(a)の構造が、 高性能の集積化容量としてよく用いられる。通常 この構造では、下側電極用の第1のポリシリコン 7と、同一チップ上のMOSトランジスタのゲー ト用ポリシリコンを、同時に堆積して工程を簡略 化している。

【発明が解決しようとする課題】

上記従来技術では絶縁ゲート形トランジスタの 絶縁ゲートとしてポリシリコンを用いるため、ル ールが微細化したときにゲートの寄生抵抗が大き いという問題があった。

ポリシリコン暦で、下側の電極を構成する。×印を施した暦9は第2のポリシリコン暦、斜線を施した暦10は金属シリサイド暦で両者は一体化されて積層膜を形成している。この積層膜が上側の電極を構成する。

図の左から2番目が第1のPMOSトランジスタ、左から3番目が第1のNMOSトランジスタである。両者のゲートは前記の上側の電極と同時に形成された稜層膜9,10で形成される。金属シリサイドをゲートに用いることにより、ゲートの寄生抵抗が低級される効果を有する。

をから4番目が第2のPMOSトランジスタ、5番目が第2のNMOSトランジスタである。 両者のゲートは前記の下側の電極と同時に形成された第1のポリシリコン層7で形成される。これらのトランジスタはゲートの構成材料が第1のPMOSおよびNMOSと異なるため、 関値電圧の異なる2種類のPMOSとNMOSトランジスタが形成できる。

右端はEEPROMと呼ばれる不揮発性メモリ

【課題を解決するための手段】

上記目的は、絶縁ゲート形トランジスタのゲート材料の少なくとも一部を金属シリサイドで形成し、容量素子の2つの対向電極である金属または 半導体層を2つともフィールドを形成する厚い絶 縁膜の上に形成することにより、達成される。

【作用】...

ゲート材料の一部を金属シリサイドにすることにより、絶縁ゲート形トランジスタを散糊化してもゲートの寄生抵抗を小さくできる。容量素子の対向電極をフィールド上に設けることにより、容量素子の寄生抵抗を小さくできる。

【実施例】

第1回に本発明の第1の実施例を示す。

問図の左端がフィールド酸化膜5の上に形成された容量素子である。点々を施した間7は第1の

素子である。前記の第1のポリシリコン層7でフローティングゲートを構成する。前記積層膜9、 10で制御ゲートを構成する。

本実施例によればこれら6種類の素子を同一チップ上に構成できる。

第2回は本発明の第1の実施例の製造工程を示す図である。

- (工程1): n形基板1の上にp形とn形の不純物拡散を行ない、pウェル2とnウェル3を形成する(第2図a)。
- (工程2): Pウェル2の周辺部にチャネルストッパとして働くP-拡散層4を形成する。ついでフィールド部にLOCOS酸化を行ない、厚いフィールド酸化膜5を形成する。また、ゲート酸化膜6を形成する(第2図b)。
- (工程3):容量素子、第2のPMOS、第2の NMOSおよびEEPROM素子を形成する 個所に第1のポリシリコン暦7を設ける。ついで、ポリシリコン暦7の表面を選択酸化し、 酸化膜8を形成する。この酸化膜8で容量素

子の絶縁膜、EEPROM素子のフローティングゲートと制御ゲートの間を離間する絶縁 膜を構成する(第2図c)。

- (工程4): 第2のポリシリコン暦9と金属シリサイド暦10を連続して堆積し、その後、図のようにパターン形成して、容量素子、第1のPMOS、第1のNMOSおよびEEPROM表子の上に残す(第2図d)。
- (工程5):その後微細化MOSプロセスとして 知られているLDDプロセスを用いて絶縁層 11、ソース・ドレイン層16,17を形成 し、コンタクト、アルミ配線12,13,1 4等を行なって、第1図の構造を得る。

第4回に、本発明の第2の実施例を示す。

本図は製造工程の部分を示す図である。本実施例において (工程1) および (工程2) は第1の 実施例と同様であるので説明を省略する。

(工程3):ゲート酸化膜6と第1のポリシリコン層7を堆積した後、ポリシリコン層7をマスクにしてゲート酸化膜6を除去する(第4

例においても(工程1)および(工程2)は第1

(工程3):ゲート酸化膜6と第1のポリシリコン間7を堆積後、ポリシリコン間7の上に金属シリサイド間10を形成する。間7と間10の積間既で、容量素子(図の左端)の下側電極、第2のPMOSおよびNMOS(図の左から4、5番目)のゲート、EEPROM素子(図の右端)のフローティング・ゲートを構成する(第5図a)。

の実施例と同様であるので説明を省略する。

(工程4): 金属シリサイド暦10の上にナイトライド暦103を地稜する。その後、第2のポリシリコン暦9を地稜する。第2のポリシリコン暦9で、容量素子の上側電極、第1のPMOSおよびNMOS(図の左から2、3番目)のゲート、EEPROM素子の制御ゲートを形成する(第5図b)。

この後、第1の実施例と同様の工程により、ソ ース、ドレイン形成、配線工程、保護膜形成等を (予) て、完成する。本実施例によっても、第1の 図 a)。

(工程4):第1のポリシリコン周7の表面と、 n 形装板1の表面を同時に酸化し、酸化膜8 を形成する(第4図b)。これにより、第2 図(c)と同様の構造を得る。

(工程5):第2の実施例と同様である(第4図 c)。

本実施例によっても、第1の実施例と同様の構造が得られる。本実施例ではさらに以下の効果を有する。第1に、第1のPMOSおよびNMOSトランジスタ(図中のをから2、3番目)では、ゲート酸化膜が8で構成されるため酸化膜8の形成以前の汚染の影響がない。第2に、第2のPMOSおよびNMOSトランジスタ(左から4、5番目)のゲート酸化膜は6であるから、第1と第2のトランジスタ群のゲート酸化膜厚を異ならせることができる。これによってトランジスタの特性を独立に調整できる。

第5回に、本発明の第3の実施例を示す。 本図は製造工程の部分を示す図である。本実施

実施例と同様な効果が得られる。

【発明の効果】

本発明によれば、簡略な工程で、寄生容量の小さい容量素子と、ゲートの寄生抵抗の小さいp形およびn形の絶縁ゲート形トランジスタと、これらと関値電圧の異なるp形およびn形の絶縁ゲート形トランジスタと、EEPROM素子を同一チップ上に構成できる効果がある。

4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す縦断面図、第2図は本発明の第1の実施例の製造工程を示す 縦断面図、第3図は従来構造の容量素子の構造を 示す縦断面図、第4図は本発明の第2の実施例を 示す縦断面図、第5図は本発明の第3の実施例を 示す縦断面図である。

符号の説明

1 ··· n 形基板

2 … p ウェル

3 … n ウェル

4 ··· p · 拡 散 層

5…フィールド酸化膜

6 … ゲート酸化膜

7…第1のポリシリコン層

8…酸化膜 9…第2のポリシリコン暦

10…金属シリサイド暦

11…絶縁用

12…1周目アルミ配線

13…2暦目アルミ配線

14…3層目アルミ配線

15… 層間絡緑膜

16… p 形ソース・ドレイン

17… n形ソース・ドレイン

101…基板


102…拡散層

103…ナイトライド層

代理人 弁理士 小川 勝男神





第1回





1 … 客類 2 … Pウェル 3… カウェル 4… P 体数号 5 … フャルド的に関 6… ゲト硫に関 7… 写 1のボリシワン海 8 … 新に取 9 … 客 2のボリシワン寺 10… 全馬シリウド号 11一・記録号 12 … 1987年: 配称 13 … 2号目74:記録 14 … 3号目74:記録 15 … 号間見縁題 16 … P 歌 ソスドレン 17 … れかソスドレン

第 3 図









第1頁の続き ®Int. Cl. ⁵

H 01 L 27/04 27/092 27/115 29/792

識別記号

С 9056-5F

> 8831-5F H 01 L 27/10

434